# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-356837

(43)Date of publication of application: 26.12.2001

(51)Int.Cl.

GO6F 1/10

H03K 5/04

H03K 5/15

(21)Application number : 2000-181017

(71)Applicant: OKI ELECTRIC IND CO LTD

(22)Date of filing: 16.06.2000 (72)Inventor


(72)Inventor: NAGAMINE YUTAKA

## (54) CLOCK SIGNAL DISTRIBUTING CIRCUIT

#### (57)Abstract

PROBLEM TO BE SOLVED: To provide a clock signal distributing circuit for distributing a clock signal having a 1:1 duty ratio in the same timing.

SOLUTION: Invertors 2, 3, 4, and 5 connected like a tree and having an even number of stages are designed so that the delay time  $\alpha$  at the time of buildup can be made equal and that a delay time  $\beta$  at the time of decay can also be made equal. When a clock signal CK having a 1:1 duty ratio is inputted to the input side of the inverter 2 of the first stage, a clock signal having a 1:1 duty ratio is outputted from the inverter 5 in the fourth stage with a  $2(\alpha + \beta)$  delay, and supplied to the clock terminal C of a FF(flip flop) 6 being a sequential circuit element in an integrated circuit.



http://www19.ipdl.inpit.go.jp/PA1/result/detail/main/wAAA9MaOdnDA413356837P... 2008/11/19

#### (19)日本国特許庁(JP)

## (12) 公開特許公報(A)

(11)特許出顧公開番号 特開2001-356837 (P2001-356837A)

(43)公開日 平成13年12月26日(2001.12.26)

(51) Int.Cl.7		識別記号	FΙ	FΙ		テーマコード( <b>参考</b> )	
G06F	1/10		H03K	5/04		5B079	
H03K	5/04		G06F	1/04	3 3 0 Z	5 J O O 1	
	5/15		H 0 3 K	5/15	Z	5 J O 3 9	

#### 審査請求 未請求 請求項の数3 OL (全 7 頁)


(21)出願番号	特願2000-181017(P2000-181017)	(71)出願人 000000295		
		沖電気工業株式会社		
(22)出顧日	平成12年6月16日(2000.6.16)	東京都港区虎ノ門1丁目7番12号		
		(72)発明者 長嶺 豊		
		東京都港区虎ノ門1丁目7番12号 沖電気		
		工業株式会社内		
		(74)代理人 100086807		
		弁理士 柿本 恭成		
		Fターム(参考) 58079 BA20 BB10 BC03 DD08 DD20		
		5J001 AA11 BB02 BB05 BB08 BB12		
		CC03 DD04		
		5,1039 EE24 KK04 KK09 KK10 KK13		
		MMD6		

## (54) 【発明の名称】 クロック信号分配回路

## (57)【要約】

【課題】 1:1のデューティ比を有するクロック信号を、同一タイミングで分配することができるクロック信号分配回路を提供する。

【解決手段】 樹枝状に接続された偶数段のインバータ 2、3、4、5は、立上がり時の遅延時間 $\alpha$ が等しく、かつ立下がり時の遅延時間 $\beta$ が等しくなるように設計されている。初段のインバータ2の入力側に1:1のデューティ比を有するクロック信号C Kが入力されると、C ( $\alpha+\beta$ ) だけ遅延して1:1のデューティ比を有するクロック信号が、4段目のインバータ5から出力されて集積回路内の順序回路素子であるF F (フリップ・フロップ) 6のクロック端子C に供給される。



本発明の第1の実施形態のクロック信号分配回路

#### 【特許請求の範囲】

【請求項1】 与えられたクロック信号を複数段のバッ ファ増幅器を介して順序回路素子に分配するクロック信 号分配回路において、

前記クロック信号を偶数段の前記バッファ増幅器を介し て前記順序回路素子に供給するように該バッファ増幅器 を樹枝状に接続すると共に、前記各段のバッファ増幅器 を、立上がり時の遅延時間が等しくかつ立下がり時の遅 延時間が等しい反転増幅器で構成したことを特徴とする クロック信号分配回路。

【請求項2】 与えられたクロック信号を複数段のバッ ファ増幅器を介して順序回路素子に分配するクロック信 号分配回路において、

前記バッファ増幅器の内の最終段のバッファ増幅器と前 記順序回路素子との間に、該バッファ増幅器の出力信号 の立上がりまたは立下がりタイミングで保持内容を交互 に反転して出力するフリップ・フロップを設けたことを 特徴とするクロック信号分配回路。

【請求項3】 与えられたクロック信号を複数段のバッ 号分配回路において、

前記複数段のバッファ増幅器の内の最終段のバッファ増 幅器の出力信号を監視し、該出力信号のデューティ比が 1:1になるように前記クロック信号のデューティ比を 制御して該複数段のバッファ増幅器の内の初段のバッフ ァ増幅器に与えるデューティ補正部を設けたことを特徴 とするクロック信号分配回路。

#### 【発明の詳細な説明】

#### [0001]

て、複数のラッチ回路等の順序回路素子に共通のクロッ ク信号を同一タイミングで分配するクロック信号分配回 路に関するものである。

## [0002]

【従来の技術】従来の集積回路等では、複数のフリップ ・フロップ(以下、「FF」という)やラッチ回路等の 順序回路素子に共通のクロック信号を同一のタイミング で分配するために、複数のバッファ増幅器を樹枝状に接 続すると共に、接続配線による遅延時間が一定になるよ クロック信号分配回路が用いられている。また、バッフ ァ増幅器は、集積回路の製造プロセスに対応した標準回 路素子ライブラリの中から、適切な駆動能力を有するバ ッファ増幅器を選択して用いるようにしている。

#### [0003]

【発明が解決しようとする課題】しかしながら、従来の クロック信号分配回路では、次のような課題があった。 各順序回路素子へ分配されるクロック信号の遅延時間が 同じになるように、バッファ増幅器が選択され、更にと れらを結ぶ接続配線の幅や長さが設計されている。これ 50 FFを設けている。

により、各順序回路素子に、ほぼ同一タイミングで立上 がるクロック信号を分配することができる。しかし、バ ッファ増幅器の立上がり時の遅延時間と、立下がり時の 遅延時間が異なると、各順序回路素子に供給されるクロ ック信号がレベル "H" である時間と、レベル"L"で ある時間の比(以下、「デューティ比」という)が、

1:1にはならない。更に、集積回路の大規模化によっ て、クロック・ツリーに使用されるバッファ増幅器の段 数が多くなると、遅延時間の差が拡大して、クロック信 10 号のデューティ比が1:1から大きくずれることがあっ

【0004】一方、集積回路の性能向上のために、クロ ック信号の "H" 期間、及び "L" 期間の半相期間を利 用して制御回路を構成することが多い。半相期間を利用 した制御回路では、デューティ比が1:1であることを 前提としているので、実際に与えられるクロック信号の デューティ比が1:1からずれると、所定の動作ができ なくなるおそれがあった。

【0005】本発明は、前記従来技術が持っていた課題 ファ増幅器を介して順序回路素子に分配するクロック信 20 を解決し、1:1のデューティ比を有するクロック信号 を、同一タイミングで分配することができるクロック信 号分配回路を提供するものである。

#### [00006]

【課題を解決するための手段】前記課題を解決するため に、本発明の内の第1の発明は、与えられたクロック信 号を複数段のバッファ増幅器を介して順序回路素子に分 配するクロック信号分配回路において、前記クロック信 号を偶数段の前記バッファ増幅器を介して前記順序回路 素子に供給するように該バッファ増幅器を樹枝状に接続 【発明の属する技術分野】本発明は、集積回路等におい 30 すると共に、前記各段のバッファ増幅器を、立上がり時 の遅延時間が等しくかつ立下がり時の遅延時間が等しい 反転増幅器で構成している。

【0007】第1の発明によれば、以上のようにクロッ ク信号分配回路を構成したので、次のような作用が行わ れる。与えられたクロック信号は、樹枝状に接続された 偶数段の反転増幅器を介して順序回路素子に分配され る。各反転増幅器の立上がり時の遅延時間は等しく設定 され、かつ立下がり時の遅延時間も等しく設定されてい る。従って、偶数段の反転増幅器を介して順序回路素子 うに配線の幅や長さを考慮したクロック・ツリーによる 40 に分配されるクロック信号のトータルの立下がり時の遅 延時間と、立上がり時の遅延時間は等しくなり、与えら れたクロック信号と同一のデューティ比を有するクロッ ク信号が分配される。

> 【0008】第2の発明は、与えられたクロック信号を 複数段のバッファ増幅器を介して順序回路素子に分配す るクロック信号分配回路において、前記バッファ増幅器 の内の最終段のパッファ増幅器と前記順序回路素子との 間に、該バッファ増幅器の出力信号の立上がりまたは立 下がりタイミングで保持内容を交互に反転して出力する

【0009】第2の発明によれば、次のような作用が行 われる。与えられたクロック信号は、複数段のバッファ 増幅器を介して分配されてFFに与えられ、1/2に分 周されて順序回路素子に与えられる。FFでは、例えば 入力信号の立上がりのタイミングで分周動作が行われる ので、与えられた入力信号のデューティ比に関係なく、 常に1:1のデューティ比を持つ出力信号が得られる。 【0010】第3の発明は、与えられたクロック信号を 複数段のバッファ増幅器を介して順序回路素子に分配す るクロック信号分配回路において、前記複数段のバッフ 10 ァ増幅器の内の最終段のバッファ増幅器の出力信号を監 視し、該出力信号のデューティ比が1:1になるように 前記クロック信号のデューティ比を制御して該複数段の バッファ増幅器の内の初段のバッファ増幅器に与えるデ ューティ補正部を設けている。

【0011】第3の発明によれば、次のような作用が行 われる。与えられたクロック信号は、デューティ補正部 によってデューティ比が制御されて初段のバッファ増幅 器に与えられる。このとき、デューティ補正部では、最 信号のデューティ比が1:1になるようにクロック信号 のデューティ比が制御される。

#### [0012]

【発明の実施の形態】 (第1の実施形態) 図1は、本発 明の第1の実施形態を示すクロック信号分配回路の構成 図である。このクロック信号分配回路は、クロック信号 発生器等から集積回路内の順序回路素子に分配するクロ ック信号CKが与えられる端子1を有している。端子1 には、樹枝状に接続された偶数段(例えば、4段)の反 ち、端子1にはインバータ2の入力側が接続され、この インバータ2の出力側に複数のインバータ31.....3 ▼の入力側が接続されている。インバータ3 ~3 ▼の 出力側には、更に複数のインバータ41,42,…,4 \*の入力側が接続され、これらのインバータ4、~4\* の出力側には、インバータ5」、52、…、5、の入力 側が接続されている。

【0013】そして、4段目のインバータ5、~5、の 出力側が、FF61, 62, …, 62等の順序回路素子 のクロック端子に接続されている。これらのインバータ 40 2,  $3_1 \sim 3_*$ ,  $4_1 \sim 4_*$ ,  $5_1 \sim 5_*$  は、すべて立 上がり時の遅延時間が同じ時間αとなり、また立下がり 時の遅延時間が同じ時間βとなるように設計されてい

【0014】図2は、図1の動作を示す信号波形図であ る。以下、この図2を参照しつつ、図1の動作を説明す る。クロック信号CKが立上がると、インバータ2から 出力される信号S2は時間βだけ遅れて立下がる。信号 S2はインバータ3、~3、に共通に与えられているの

S3は、この信号S2の立下がりから時間 aだけ遅れて 立上がる。従って、信号S3の立上がりは、クロック信 号CKの立上がりよりも時間 ( $\alpha + \beta$ ) だけ遅延する。 【0015】一方、クロック信号CKが立下がると、イ ンバータ2から出力される信号S2は時間 αだけ遅れて 立上がる。信号S2はインバータ3,~3、に共通に与 えられているので、とれらのインバータ3,~3,から 出力される信号S3は、この信号S2の立上がりから時 間及だけ遅れて立下がる。従って、信号S3の立下がり は、クロック信号CKの立下がりよりも時間(α+β) だけ遅延する。

【0016】即ち、インバータ31~3,から出力され る信号S3は、クロック信号CKが時間  $(\alpha + \beta)$  だけ 遅延したものと同じ波形となる。同様に、インバータ5 1~5、から出力される信号S5は、クロック信号CK が時間2 (α+β) だけ遅延したものと同じ波形となっ て、FF61~62のクロック端子Cに分配される。 【0017】以上のように、この第1の実施形態のクロ ック信号分配回路は、立上がり時の遅延時間が等しく、 終段のバッファ増幅器の出力信号が監視され、この出力 20 かつ立下がり時の遅延時間が等しいインバータを偶数段 樹枝状に接続している。これにより、最終段のインバー タの出力信号のデューティ比は、与えられたクロック信 号CKのデューティ比に等しくなる。従って、与えられ たクロック信号CKのデューティ比を劣化させずに、集 積回路内の順序回路素子に分配することができるという 利点がある。

【0018】(第2の実施形態)図3は、本発明の第2 の実施形態を示すクロック信号分配回路の構成図であ る。このクロック信号分配回路は、クロック信号CKが 転増幅器(例えば、インバータ)が接続されている。即 30 与えられる端子11を有している。端子11には、樹枝 状に接続された複数段(例えば、3段)のバッファ増幅 器が接続されている。即ち、端子11にはバッファ増幅 器12の入力側が接続され、このバッファ増幅器の出力 側に複数のバッファ増幅器131、…、13xの入力側 が接続されている。バッファ増幅器13,~13,の出 力側には、更に複数のバッファ増幅器14」、142、 …、14,の入力側が接続されている。これらのバッフ ァ増幅器 1 3 1 ~ 1 3 x , 1 4 1 ~ 1 4 , は、同じ遅延 時間になるように設計されている。

> 【0019】バッファ増幅器141~14,の出力側 は、リセット機能付きのD型FF151, …, 15, の クロック端子Cに接続されている。各FF15,~15 ,の反転出力端子/Q(但し、「/」は反転を意味す る)は、データ端子Dに接続され、1/2分周回路が構 成されている。FF15、 $\sim 15$ 、の非反転出力端子Q は、集積回路内のFF161、162、…、162等の 順序回路素子のクロック端子に接続されている。

【0020】また、このクロック信号分配回路は、リセ ット部20を備えている。リセット部20は、リセット で、これらのインバータ3』~3↓から出力される信号 50 信号RSTが与えられる端子21を有し、この端子21

がD型FF22のデータ端子Dに接続されている。FF 22の非反転出力端子Qは、D型FF23のデータ端子 Dに接続され、このFF23の非反転出力端子Qが3人 力の論理積ゲート(以下、「AND」という)24の第 1の入力側に接続されている。AND24の第2及び第 3の入力側は、FF22の非反転出力端子Q及び端子2 1に接続されている。FF22、23のクロック端子C は端子11に接続され、クロック信号CKが与えられる ようになっている。更に、AND24の出力側は、各F F15,~15,のリセット端子Rに共通接続されてい 10

【0021】図4は、図3の動作を示す信号波形図であ る。以下、この図4を参照しつつ、図3の動作を説明す る。まず、端子21に"H"のリセット信号RSTが与 えられると共に、端子11にクロック信号CKが供給さ れる。これにより、リセット部20のAND24からリ セット信号RSが出力され、各FF15,~15,がリ セット状態になる。

【0022】次に、端子21に"L"が与えられてリセ れていたリセット信号RSは"L"となり、各FF15 1~15,は動作可能状態になる。

【0023】端子11に与えられたクロック信号CK は、立上がり及び立下がり時に、それぞれ遅延を生じな がら、バッファ12、13、14を介して各FF15、 ~15,のクロック端子Cに同じタイミングで入力され る。各FF15,~15,では、クロック端子Cに入力 された信号の立上がりのタイミングで1/2に分周さ れ、その分周された信号がFF16」~16」のクロッ ク端子Cに分配される。

【0024】以上のように、この第2の実施形態のクロ ック信号分配回路は、クロック信号を1/2に分周して FF16,~16, に分配するFF15,~15,を有 している。とれにより、与えられたクロック信号CKの デューティ比に関係なく、常に1:1のデューティ比を 持つクロック信号を、集積回路内の順序回路素子に分配 することができるという利点がある。

【0025】(第3の実施形態)図5は、本発明の第3 の実施形態を示すクロック信号分配回路の構成図であ る。このクロック信号分配回路は、クロック信号CKの 40 デューティ比を補正するデューティ補正部30を備えて いる。デューティ補正部30は、クロック信号CKが与 えられる端子31を有し、この端子31にPLL制御部 32が接続されている。PLL制御部32は参照信号R EFとクロック信号CKの位相差に基づいて選択信号S EL1、SEL2を出力すると共に、このクロック信号 CKの位相を調整して1:1のデューティ比を持つクロ ック信号CKOを生成して出力するものである。

【0026】PLL制御部32から出力されるクロック 信号CKOは、遅延素子(DLY)33の入力側に与え 50 主要制御部であり、端子31にクロック信号CKが入力

られるようになっている。遅延素子33の出力側には、 更に2段の遅延素子34、35が縦続接続されている。 遅延素子33~35の出力側は、セレクタ36の入力側 に接続されている。セレクタ36の制御端子には、PL L制御部32から選択信号SEL1が与えられるように なっており、このセレクタ36の出力側がAND37及 び論理和ゲート(以下、「OR」という)38の一方の 入力側に接続されている。AND37及びOR38の他 方の入力側には、PLL制御部32からクロック信号C KOが与えられるようになっている。更に、AND37 及びOR38の出力側は、セレクタ39の入力側に接続 され、このセレクタ39の制御端子にはPLL制御部3 2から選択信号SEL2が与えられるようになってい

【0027】セレクタ39の出力側には、樹枝状に接続 された複数段(例えば、3段)のバッファ増幅器が接続 されている。即ち、セレクタ39の出力側にバッファ増 幅器41の入力側が接続され、このバッファ増幅器41 の出力側に複数のバッファ増幅器 4 2 1 , …, 4 2 2 の ット信号RSTが解除されると、AND24から出力さ 20 入力側が接続されている。バッファ増幅器42 - ~42 。の出力側には、更に複数のバッファ増幅器431、4 32, …, 43, の入力側が接続されている。これらの バッファ増幅器42,~42,,43,~43, は、同 じ遅延時間になるように設計されている。

> 【0028】バッファ増幅器43,~43,の出力側 は、集積回路内のFF441, 442, …, 442 等の 順序回路素子のクロック端子に接続されている。更に、 バッファ増幅器43、の出力信号は、参照信号REFと してデューティ補正部30のPLL制御部32に与えら 30 れるようになっている。

【0029】図6は、図5中のPLL制御部32におけ る選択信号生成部の構成図である。との選択信号生成部 は、セレクタ38、39に対する選択信号SEL1、S EL2を生成するもので、立上がり位相比較器32a、 立下がり位相比較器32h、及びパルス幅カウンタ32 cで構成されている。立上がり位相比較器32a及び立 下がり位相比較器32bの一方の入力側にはクロック信 号CKが与えられ、他方の入力側には参照信号REFが 与えられるようになっている。立上がり位相比較器32 aの出力側(PHY1)は、パルス幅カウンタ32cの 一方の入力側に接続され、立下がり位相比較器32bの 出力側(PHY2)は、このバルス幅カウンタ32cの 他方の入力側に接続されている。そして、バルス幅カウ ンタ32cから選択信号SEL1, SEL2が出力され るようになっている。

【0030】図7(a)~(e)は、図5及び図6の動 作を示す信号波形図である。以下、これらの図7(a) ~ (e)を参照しつつ、図5及び図6の動作を説明す る。PLL制御部32は、このクロック信号分配回路の

されると、参照信号REFとの位相調整が行われる。そ して、PLL制御部32内部で1:1のデューティ比を 持つクロック信号CKOが生成され、遅延素子33、A ND37及びOR38に出力される。

【0031】クロック信号CKOは、縦続接続された遅 延素子33~35で順次遅延され、これらの遅延素子3 3~35の出力信号N1, N2, N3がセレクタ36に 与えられる。

【0032】図6の選択信号生成部では、立上がり位相 比較器32aによって、クロック信号CKOと参照信号 10 REFとの位相差が立上がりエッジで検出され、パルス 幅カウンタ32cに与えられる。この時の信号波形を、 参照信号REFがクロック信号CKOに対して進み位相 の場合として図7(a)に示す。

【0033】同様に、立下がり位相比較器32bにおい て、クロック信号CKOと参照信号REFとの位相差が 立下がりエッジで検出され、パルス幅カウンタ32cに 与えられる。この時の信号波形を、参照信号REFがク ロック信号CKOに対して進み位相の場合として図7 (b) に示す。

【0034】図7(c)は、パルス幅カウンタ32cに おいて、図7(a)、(b)の信号波形の位相差の論理 和をとった波形である。論理和の結果がプラスであれ ば、セレクタ39に対する選択信号SEL2として、A ND37を選択するための信号が出力される。逆に、論 理和の結果がマイナスであれば、セレクタ39の選択信 号SEL2として、OR38を選択するための信号が出 力される。

【0035】図7(d)は、パルス幅カウンタ32cに ルス幅をカウントするには、遅延素子33等の遅延時間 をサンプリング周波数としてカウントする。図7 (d) の場合には、1周期内に合計6パルスがカウントされて いる。このカウント値の1/2がセレクタ36に対する 制御信号SELIとして出力される。カウント値を1/ 2にするのは、クロック信号CKOとAND37、或い はクロック信号CKOとOR38の回路の出力におい て、遅延素子33等の遅延時間の2倍の効果が得られる からである。この場合は、カウント値が6であるので、 選択信号SEL1の値は3となり、図7(e)に示すよ 40 うに、出力信号N3が選択される。

【0036】セレクタ36では、選択信号SELIに基 づいて、出力信号N1~N3の中の1つ(ととでは、N 3) が選択され、セレクタ39では選択信号SEL2に よってAND37が選択され、このセレクタ39の信号 Yがバッファ増幅器41へ与えられる。信号Yは、樹枝 状に接続されたバッファ増幅器41,42,~42, 431~43, を介して、FF441~442のクロッ ク端子に供給される。更に、最終段のバッファ増幅器4

32ヘフィードバックされる。

【0037】PLL制御部32では、フィードバックさ れた参照信号REFが、デューティ比1:1の波形と比 較される。もしも、参照信号REFのデューティ比が 1:1でない場合には、図6の選択信号生成部におい て、選択信号SEL1、SEL2が変更される。そし て、参照信号REFのデューティ比が1:1になった時 点で、選択信号SEL1、SEL2が固定される。

【0038】以上のように、この第3の実施形態のクロ ック信号分配回路は、末端のFF44等の順序回路素子 に供給されるクロック信号を、参照信号REFとしてフ ィードバックさせ、末端でのデューティ比が1:1にな るように調整するデューティ補正部30を有している。 これにより、常に1:1のデューティ比を持つクロック 信号を、集積回路内の順序回路素子に分配することがで きるという利点がある。

【0039】なお、本発明は、上記実施形態に限定され ず、種々の変形が可能である。この変形例としては、例 えば、次の(a)~(d)のようなものがある。

- 20 (a) 図1では、樹枝状にインバータを4段接続して いるが、偶数段であれば何段でも良い。
  - (b) 図3及び図5では、樹枝状にバッファ増幅器を 3段接続しているが、何段でも良い。また、バッファ増 幅器に代えてインバータを用いても良い。
  - 【0040】(c) 図3中のリセット部20の構成 は、図示したものに限定されない。即ち、FF151~ 15, を同時にリセットすることができれば、どのよう な回路構成でも良い。
- (d) 図5中のデューティ補正部30の構成は、図示 おいて、バルス数をカウントする様子を示している。バ 30 したものに限定されない。例えば、遅延素子33~35 の数を増やして、きめ細かくまたは広範囲にデューティ 比を調整するように構成することもできる。

[0041]

【発明の効果】以上詳細に説明したように、第1の発明 によれば、立上がり時の遅延時間が等しく、かつ立下が り時の遅延時間が等しい反転増幅器を偶数段樹枝状に接 続してクロック信号分配回路を構成している。これによ り、順序回路素子にデューティ比1:1のクロック信号 を分配することができる。

【0042】第2の発明によれば、複数段のバッファ増 幅器を介して分配されたクロック信号を、立上がりまた は立下がりタイミングで保持内容を交互に反転して、順 序回路素子に供給するフリップ・フロップを設けてい る。これにより、クロック信号は、デューティ比1:1 の信号に分周されて順序回路素子に与えられる。

【0043】第3の発明によれば、最終段のバッファ増 幅器の出力信号を監視し、その出力信号のデューティ比 が1:1になるようにクロック信号のデューティ比を制 御して初段のバッファ増幅器に与えるデューティ補正部 3、の出力信号は、参照信号REFとしてPLL制御部 50 を設けている。これにより、最終段のバッファ増幅器の

10

出力信号のデューティ比を1:1に補正することができる。

#### 【図面の簡単な説明】

【図1】本発明の第1の実施形態を示すクロック信号分配回路の構成図である。

【図2】図1の動作を示す信号波形図である。

【図3】本発明の第2の実施形態を示すクロック信号分配回路の構成図である。

【図4】図3の動作を示す信号波形図である。

【図5】本発明の第3の実施形態を示すクロック信号分※10 30

\*配回路の構成図である。

【図6】図5中のPLL制御部32における選択信号生成部の構成図である。

【図7】図5及び図6の動作を示す信号波形図である。 【符号の説明】


2~5 インバータ

6. 15, 16, 44 FF (フリップ・フロップ) 12~14, 41~43 バッファ増幅器

20 リセット部


30 デューティ補正部

#### 【図1】




本売明の第1の実施形態のクロック借号分配回路

【図3】




本発明の第2の実施形象のクロック信号分配回路

### [図2]



[図4]



[図6]






図5中のPLL制御部における選択信号生成部





## [JP,2001-356837,A]

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

## **DETAILED DESCRIPTION**

[Detailed Description of the Invention] [0001]

[Field of the Invention] This invention relates to the clock signal distribution circuit which distributes a clock signal common to sequential circuit elements, such as two or more latch circuitry, to the same timing in an integrated circuit etc. [0002]

[Description of the Prior Art]In order for the same timing to distribute a clock signal common to sequential circuit elements, such as two or more flip flops (henceforth "FF"), and latch circuitry, in the conventional integrated circuit, Two or more buffer amplifiers are connected to arborescence, and the clock signal distribution circuit by the clock tree which considered the width and length of wiring as the time delay by connection wiring becoming fixed is used. A buffer amplifier chooses the buffer amplifier which has suitable driving ability, and he is trying to use it out of the standard circuit element library corresponding to the manufacturing process of the integrated circuit.

[0003]

[Problem(s) to be Solved by the Invention]However, the following technical problems occurred in the conventional clock signal distribution circuit. A buffer amplifier is chosen and also the width and length of connection wiring which connect these are designed so that the time delay of the clock signal distributed to each sequential circuit element may become the same. Thereby, the clock signal which rises to each sequential circuit element to the same timing mostly can be distributed. However, if the time delay at the time of the standup of a buffer amplifier differs from the time delay at the time of falling, the ratio (henceforth a "duty ratio") of time for the clock signal supplied to each sequential circuit element to be level"H" to time to be a level "L" will not be set to 1:1. When the number of stages of the buffer amplifier used for a clock tree increased by large-scale-ization of the integrated circuit, the difference of the time delay might be expanded and the duty ratio of the clock signal might shift from 1:1 greatly.

[10004]On the other hand, a control circuit is constituted using the half-phase period of "H"

period and "L" period of a clock signal in many cases for the improved efficiency of an integrated circuit. In the control circuit using a half-phase period, since it was premised on a duty ratio being 1:1, when the duty ratio of the clock signal actually given shifted from 1:1, there was a possibility that predetermined operation might become impossible.

[0005] This invention solves the technical problem which said conventional technology had, and provides the clock signal distribution circuit which can distribute the clock signal which has a duty ratio of 1:1 to the same timing.

[0006]

[Means for Solving the Problem] In order to solve said technical problem, the 1st invention of this inventions, In a clock signal distribution circuit which distributes a given clock signal to a

sequential circuit element via two or more steps of buffer amplifiers, This buffer amplifier is connected to arborescence so that said clock signal may be supplied to said sequential circuit element via said buffer amplifier of even level, and a buffer amplifier of each of said stage consists of inversed amplifiers with an equal time delay at the time of falling in which a time delay at the time of a standup is equal.

[0007]Since a clock signal distribution circuit was constituted as mentioned above according to the 1st invention, the following operations are performed. A given clock signal is distributed to a sequential circuit element via an inversed amplifier of even level connected to arborescence. A time delay at the time of a standup of each inversed amplifier is set up equally, and a time delay at the time of falling is also set up equally. Therefore, a time delay at the time of total falling of a clock signal distributed to a sequential circuit element via an inversed amplifier of even level and a time delay at the time of a standup become equal, and a given clock signal and a clock signal which has the same duty ratio are distributed.

[0008]In a clock signal distribution circuit which distributes a clock signal with which the 2nd invention was given to a sequential circuit element via two or more steps of buffer amplifiers, FF which is reversed by turns and outputs a retained content in a standup or falling timing of an output signal of this buffer amplifier between a buffer amplifier of a final stage of said buffer amplifiers and said sequential circuit element is provided.

[0009]According to the 2nd invention, the following operations are performed. A given clock signal is distributed via two or more steps of buffer amplifiers, is given to FF, and dividing of it is carried out to one half, and it is given to a sequential circuit element. In FF, since dividing operation is performed, for example in timing of a standup of an input signal, regardless of a duty ratio of a given input signal, an output signal which always has a duty ratio of 1:1 is acquired.

[0010]In a clock signal distribution circuit which distributes a clock signal with which the 3rd invention was given to a sequential circuit element via two or more steps of buffer amplifiers, Said duty amendment part which supervises two or more output signals of a buffer amplifier of a final stage of the buffer amplifiers of a stage, controls a duty ratio of said clock signal so that a duty ratio of this output signal is set to 1:1, and is given to a buffer amplifier of the first rank of the buffer amplifiers of these two or more stages is provided.

[0011]According to the 3rd invention, the following operations are performed. A duty ratio is controlled by a duty amendment part, and a given clock signal is given to a buffer amplifier of the first rank. At this time, an output signal of a buffer amplifier of a final stage is supervised, and a duty ratio of a clock signal is controlled by a duty amendment part so that a duty ratio of this output signal is set to 1:1.

#### [0012]

[Embodiment of the Invention](A 1st embodiment) <u>Drawing 1</u> is a lineblock diagram of a clock signal distribution circuit showing a 1st embodiment of this invention. This clock signal distribution circuit has the terminal 1 in which clock signal CK distributed to the sequential circuit element in an integrated circuit from a clock signal generator etc. is given. The inversed amplifier (for example, inverter) of even level (for example, four steps) connected to arborescence is connected to the terminal 1. That is, the input side of the inverter 2 is connected to the terminal 1, and the input side of two or more inverter 3<sub>1</sub>, --, 3<sub>w</sub> is connected to the output side of this inverter 2. In the output side of inverter 3<sub>1</sub> - 3<sub>w</sub>. The input side of two or more inverter 4<sub>1</sub>, 4<sub>2</sub>, --, 4<sub>x</sub> is connected, and the input side of inverter 5<sub>1</sub>, 5<sub>2</sub>, --, 5<sub>y</sub> is connected to the output side of these inverter 4<sub>1</sub> - 4<sub>x</sub>.

[0013]And the output side of the 4th step of inverter 5  $_1$  - 5  $_y$  is connected to the clock terminal of sequential circuit elements, such as FF6  $_1$ , 6  $_2$ , --, 6  $_z$ . All of these inverters 2, 3  $_1$  - 3  $_w$ , 4  $_1$  - 4  $_x$ , 5  $_1$  - 5  $_y$  are designed so that it may become the time alpha when the time delay at the time of a standup is the same and the time delay at the time of falling may turn into the same time beta. [0014]Drawing 2 is a signal waveform diagram showing operation of drawing 1. Hereafter, operation of drawing 1 is explained, referring to this drawing 2. If clock signal CK rises, the signal S2 outputted from the inverter 2 will fall [ time / beta ]. Since the signal S2 is given common to inverter 3  $_1$  - 3  $_w$ , the signal S3 outputted from these inverter 3  $_1$  - 3  $_w$  recovers from falling of this signal S2 [ time / alpha ]. Therefore, the standup of the signal S3 is delayed for the standup of clock signal CK only time (alpha+beta).

[0015]On the other hand, if clock signal CK falls, the signal S2 outputted from the inverter 2 will rise [ time / alpha ]. Since the signal S2 is given common to inverter 3 <sub>1</sub> - 3 <sub>w</sub>, the signal S3 outputted from these inverter 3 <sub>1</sub> - 3 <sub>w</sub> falls from the standup of this signal S2 [ time / beta ]. Therefore, falling of the signal S3 is delayed for falling of clock signal CK only time (alpha+beta).

[0016]That is, the signal S3 outputted from inverter 3  $_1$  - 3  $_w$  serves as the waveform as that for which only time (alpha+beta) was delayed with same clock signal CK. Similarly, the signal S5 outputted from inverter 5  $_1$  - 5  $_y$  serves as the waveform as that for which only the time 2 (alpha+beta) was delayed with same clock signal CK, and is distributed to clock terminal C of FF6  $_1$  - 6  $_z$ .

[0017]As mentioned above, the clock signal distribution circuit of this 1st embodiment has connected the inverter with an equal time delay at the time of falling to even level arborescence equally [ the time delay at the time of a standup ]. Thereby, the duty ratio of the output signal of the inverter of a final stage becomes equal to the duty ratio of given clock signal CK. Therefore, there is an advantage that it can distribute to the sequential circuit element in an integrated circuit, without degrading the duty ratio of given clock signal CK.

[0018](A 2nd embodiment) <u>Drawing 3</u> is a lineblock diagram of a clock signal distribution circuit showing a 2nd embodiment of this invention. This clock signal distribution circuit has the terminal 11 in which clock signal CK is given. Two or more steps (for example, three steps) of buffer amplifiers connected to arborescence are connected to the terminal 11. That is, the input side of the buffer amplifier 12 is connected to the terminal 11, and the input side of two or more buffer amplifier 13  $_1$ , --, 13  $_x$  is connected to the output side of this buffer amplifier. The input side of further two or more buffer amplifier 14  $_1$ , 14  $_2$ , --, 14  $_y$  is connected to the output side of buffer amplifier 13  $_1$  - 13  $_x$ . These buffer amplifier 13  $_1$  - 14  $_y$  are designed become the same time delay.

[0019]The output side of buffer amplifier 14 <sub>1</sub> - 14 <sub>y</sub> is connected to D type FF15 <sub>1</sub> with a reset function, --, clock terminal C of 15 <sub>y</sub>. The inverted output terminal/Q of each FF15 <sub>1</sub> - 15 <sub>y</sub> (however, "/" means reversal) are connected to data terminal D, and 1/2 frequency divider is constituted. The noninverting output terminal Q of FF15 <sub>1</sub> - 15 <sub>y</sub> is connected to the clock terminal of sequential circuit elements, such as FF16 <sub>1</sub> in an integrated circuit, 16 <sub>2</sub>, --, 16 <sub>z</sub>. [0020]This clock signal distribution circuit is provided with the reset part 20. The reset part 20 has the terminal 21 in which the reset signal RST is given, and this terminal 21 is connected to data terminal D of D type FF22. The noninverting output terminal Q of FF22 is connected to the 1st input side of AND gate (henceforth "AND") 24 of 3 inputs. The 2nd and 3rd input sides of AND24 are connected to the noninverting output terminal Q and the terminal 21 of FF22.

Clock terminal C of FF 22 and 23 is connected to the terminal 11, and clock signal CK is given. Common connection of the output side of AND24 is carried out to reset terminal R of each FF15 1 - 15 y.

[0021] <u>Drawing 4</u> is a signal waveform diagram showing operation of <u>drawing 3</u>. Hereafter, operation of <u>drawing 3</u> is explained, referring to this <u>drawing 4</u>. First, the reset signal RST of "H" is given to the terminal 21, and clock signal CK is supplied to the terminal 11. Thereby, AND24 of the reset part 20 to reset-signal RS will be outputted, and each FF15<sub>1</sub> - 15<sub>y</sub> will be in a reset state.

[0022]Next, if "L" is given to the terminal 21 and the reset signal RST is canceled, reset-signal RS currently outputted from AND24 will be set to "L", and each FF15  $_1$  - 15  $_y$  will be in an operation enabling way.

[0023]Clock signal CK given to the terminal 11 is inputted via the buffers 12, 13, and 14 to the same timing as clock terminal C of each FF15  $_{\rm I}$  - 15  $_{\rm y}$ , producing delay, respectively at the time of a standup and falling. In each FF15  $_{\rm I}$  - 15  $_{\rm y}$ , dividing is carried out to one half in the timing of the standup of the signal inputted into clock terminal C, and the signal by which dividing was carried out is distributed to clock terminal C of FF16  $_{\rm I}$  - 16  $_{\rm z}$ .

[0024]As mentioned above, the clock signal distribution circuit of this 2nd embodiment has FF15  $_1$  which carries out dividing of the clock signal to one half, and is distributed to FF16  $_1$  - 16  $_z$  - 15  $_y$ . There is an advantage that the clock signal which always has a duty ratio of 1:1 can be distributed to the sequential circuit element in an integrated circuit regardless of the duty ratio of given clock signal CK by this.

[0025](A 3rd embodiment) <u>Drawing 5</u> is a lineblock diagram of a clock signal distribution circuit showing a 3rd embodiment of this invention. This clock signal distribution circuit is provided with the duty amendment part 30 which amends the duty ratio of clock signal CK. The duty amendment part 30 has the terminal 31 in which clock signal CK is given, and the PLL control part 32 is connected to this terminal 31. The PLL control part 32 outputs selection signal SEL1 and SEL2 based on the reference signal REF and the phase contrast of clock signal CK, and it generates and outputs the clock signal CKO which adjusts the phase of this clock signal CK and has a duty ratio of 1:1.

[0026]The clock signal CKO outputted from the PLL control part 32 is given to the input side of the delay element (DLY) 33.Cascade connection of two more steps of delay elements 34 and 35 is carried out to the output side of the delay element 33. The output side of the delay elements 33-35 is connected to the input side of the selector 36. Selection signal SEL1 is given to the control terminal of the selector 36 from the PLL control part 32, and the output side of this selector 36 is connected to one input side of AND37 and OR gate (henceforth "OR") 38. The clock signal CKO is given to the input side of another side of AND37 and OR38 from the PLL control part 32. The output side of AND37 and OR38 is connected to the input side of the selector 39, and selection signal SEL2 is given to the control terminal of this selector 39 from the PLL control part 32.

[0027]Two or more steps (for example, three steps) of buffer amplifiers connected to arborescence are connected to the output side of the selector 39. That is, the input side of the buffer amplifier 41 is connected to the output side of the selector 39, and the input side of two or more buffer amplifier 42  $_1$ , --, 42  $_x$  is connected to the output side of this buffer amplifier 41. The input side of further two or more buffer amplifier 43  $_1$ , 43  $_2$ , --, 43  $_y$  is connected to the output side of buffer amplifier 42  $_1$  - 42  $_x$ . These buffer amplifier 42  $_1$  - 42  $_x$ , 43  $_1$  - 43  $_y$  are designed become the same time delay.

[0028] The output side of buffer amplifier 43  $_1$  - 43  $_y$  is connected to the clock terminal of sequential circuit elements, such as FF44  $_1$  in an integrated circuit, 44  $_2$ , --, 44  $_z$ . The output signal of buffer amplifier 43  $_y$  is given to the PLL control part 32 of the duty amendment part 30 as the reference signal REF.

[0029] Drawing 6 is a lineblock diagram of the selection signal generating section in the PLL control part 32 in drawing 5. This selection signal generating section generates selection signal SEL1 to the selectors 38 and 39, and SEL2, and comprises the standup phase comparator 32a, the falling phase comparator 32b, and the pulse width counter 32c. Clock signal CK is given to one input side of the standup phase comparator 32a and the falling phase comparator 32b, and the reference signal REF is given to the input side of another side. The output side (PHY1) of the standup phase comparator 32a is connected to one input side of the pulse width counter 32c, and the output side (PHY2) of the falling phase comparator 32b is connected to the input side of another side of this pulse width counter 32c. And selection signal SEL1 and SEL2 are outputted from the pulse width counter 32c.

[0030] Drawing 7 (a) - (e) is a signal waveform diagram showing operation of drawing 5 and drawing 6. Hereafter, operation of drawing 5 and drawing 6 is explained, referring to these drawing 7 (a) - (e). The PLL control part 32 is a main control section of this clock signal distribution circuit, and if clock signal CK is inputted into the terminal 31, phase adjustment with the reference signal REF will be performed. And the clock signal CKO which has a duty ratio of 1:1 by PLL control part 32 inside is generated, and it is outputted to the delay element 33, AND37, and OR38.

[0031]The clock signal CKO is delayed by the delay elements 33-35 by which cascade connection was carried out one by one, and the output signal N1 of these delay elements 33-35, N2, and N3 are given to the selector 36.

[0032]In the selection signal generating section of <u>drawing 6</u>, with the standup phase comparator 32a, the phase contrast of the clock signal CKO and the reference signal REF is detected by rising edge, and is given to the pulse width counter 32c. The reference signal REF shows <u>drawing 7</u> (a) the signal wave form at this time as a case of a leading phase to the clock signal CKO.

[0033]Similarly, in the falling phase comparator 32b, the phase contrast of the clock signal CKO and the reference signal REF is detected by falling edge, and is given to the pulse width counter 32c. The reference signal REF shows <u>drawing 7</u> (b) the signal wave form at this time as a case of a leading phase to the clock signal CKO.

[0034] Drawing 7 (c) is the waveform which took the logical sum of the phase contrast of the signal wave form of drawing 7 (a) and (b) in the pulse width counter 32c. If the result of logical sum is plus, the signal for choosing AND37 will be outputted as selection signal SEL2 to the selector 39. On the contrary, if the result of logical sum is minus, the signal for choosing OR38 will be outputted as selection signal SEL2 of the selector 39.

[0035]Drawing 7 (d) shows signs that a pulse number is counted, in the pulse width counter 32c. In order to count pulse width, the time delay of delay element 33 grade is counted as a sampling frequency. In the case of drawing 7 (d), a total of six pulses have counted in 1 cycle. One half of these counted value is outputted as control signal SEL1 to the selector 36. Counted value is set to one half in the output of the circuit of the clock signals CKO and AND37 or the clock signals CKO and OR38 because the effect of being twice many as the time delay of delay element 33 grade is acquired. In this case, since the counted value is 6, the value of selection signal SEL1 is set to 3, and as shown in drawing 7 (e), the output signal N3 is chosen.

[0036]At the selector 36, based on selection signal SEL1, one (here N3) in the output signals N1-N3 is chosen, by the selector 39, AND37 is chosen by selection signal SEL2 and the signal Y of this selector 39 is given to the buffer amplifier 41. The signal Y is supplied to the clock terminal of FF44  $_1$  - 44  $_z$  via the buffer amplifier 41 connected to arborescence, 42  $_1$  - 42  $_x$ , 43  $_1$  - 43  $_y$ . The output signal of buffer amplifier 43  $_y$  of a final stage is fed back to the PLL control part 32 as the reference signal REF.

[0037]The fed-back reference signal REF is compared with the waveform of the duty ratio 1:1 by the PLL control part 32. When the duty ratio of the reference signal REF is not 1:1, selection signal SEL1 and SEL2 are changed in the selection signal generating section of <u>drawing 6</u>. And when the duty ratio of the reference signal REF is set to 1:1, selection signal SEL1 and SEL2 are fixed.

[0038]As mentioned above, the clock signal distribution circuit of this 3rd embodiment makes the clock signal supplied to the sequential circuit element of FF44 grade of an end feed back as the reference signal REF, and has the duty amendment part 30 adjusted so that the duty ratio in an end may be set to 1:1. There is an advantage that the clock signal which always has a duty ratio of 1:1 can be distributed to the sequential circuit element in an integrated circuit by this. [0039]This invention is not limited to the above-mentioned embodiment, but various modification is possible for it. As this modification, there is a thing like following (a) - (d), for example.

- (a) In <u>drawing 1</u>, although four steps of inverters are connected to arborescence, as long as it is even level, how many steps may be sufficient.
- (b) In <u>drawing 3</u> and <u>drawing 5</u>, although three steps of buffer amplifiers are connected to arborescence, how many steps may be sufficient. It may replace with a buffer amplifier and an inverter may be used.
- [0040](c) The composition of the reset part 20 in <u>drawing 3</u> is not limited to what was illustrated. That is, as long as FF15<sub>1</sub> 15<sub>y</sub> are simultaneously resettable, what kind of circuitry may be sufficient.
- (d) The composition of the duty amendment part 30 in <u>drawing 5</u> is not limited to what was illustrated. For example, the number of the delay elements 33-35 can be increased, and it can also constitute so that a duty ratio may be adjusted finely or broadly. [0041]

[Effect of the Invention] As explained to details above, according to the 1st invention, equally [ the time delay at the time of a standup], the time delay at the time of falling connects an equal inversed amplifier to even level arborescence, and constitutes the clock signal distribution circuit. Thereby, the clock signal of the duty ratio 1:1 can be distributed to a sequential circuit element

[0042]According to the 2nd invention, the flip flop which reverses a retained content by turns to a standup or falling timing, and supplies the clock signal distributed via two or more steps of buffer amplifiers to a sequential circuit element is formed. Thereby, dividing of the clock signal is carried out to the signal of the duty ratio 1:1, and it is given to a sequential circuit element. [0043]According to the 3rd invention, the output signal of the buffer amplifier of a final stage was supervised, and the duty amendment part which controls the duty ratio of a clock signal and is given to the buffer amplifier of the first rank so that the duty ratio of the output signal may be set to 1:1 is provided. Thereby, the duty ratio of the output signal of the buffer amplifier of a final stage can be amended to 1:1.

CLAIMS			

## [Claim(s)]

[Claim 1]In a clock signal distribution circuit which distributes a given clock signal to a sequential circuit element via two or more steps of buffer amplifiers, Connect this buffer amplifier to arborescence so that said clock signal may be supplied to said sequential circuit element via said buffer amplifier of even level, and. A clock signal distribution circuit constituting a buffer amplifier of each of said stage from an inversed amplifier with an equal time delay at the time of falling in which a time delay at the time of a standup is equal. [Claim 2]In a clock signal distribution circuit which distributes a given clock signal to a sequential circuit element via two or more steps of buffer amplifiers, A clock signal distribution circuit forming a flip flop which is reversed by turns and outputs a retained content in a standup or falling timing of an output signal of this buffer amplifier between a buffer amplifier of a final stage of said buffer amplifiers, and said sequential circuit element.

[Claim 3]In a clock signal distribution circuit which distributes a given clock signal to a sequential circuit element via two or more steps of buffer amplifiers, An output signal of a buffer amplifier of a final stage of said two or more steps of buffer amplifiers is supervised, A clock signal distribution circuit providing a duty amendment part which controls a duty ratio of said clock signal and is given to a buffer amplifier of the first rank of the buffer amplifiers of these two or more stages so that a duty ratio of this output signal may be set to 1:1.

•